Suchergebnisse: tag:"hdl_coder" - MATLAB Answers

899 questions found in Answers

Ergebnisse 1–50 von 899

0

Antworten

0 Stimmen
0 Ansichten

Connect AXI4 Master to multiple slaves

Gefragt von John am 26 Nov. 2025 um 18:47

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

1

Antwort

0 Stimmen
6 Ansichten

Autogenerated VHDL for FPGA - In - The Loop DUT I/O Issue "** HDL Parser Error: line XX: near "vector_of_std_logic_vector32", found unsupported data-type "vector_of_std_logic_vector32""

Gefragt von Smattacus am 16 Mär. 2018

Letzte Aktivität Beantwortet von Priyanka am 26 Nov. 2025 um 8:47

Code Generation HDL Verifier FPGA Debug FPGA-in-the-Loop

1

Antwort

0 Stimmen
36 Ansichten

Errors when using HDL coder

Gefragt von Xiaotong am 24 Nov. 2025 um 6:32

Letzte Aktivität Kommentiert von Xiaotong am 26 Nov. 2025 um 1:28

Code Generation

1

Antwort

0 Stimmen
7 Ansichten

How to disable clockdriver logic and clr port (automatic added) in generated vhdl code?

Gefragt von Poorren am 14 Sep. 2023

Letzte Aktivität Kommentiert von Rud am 19 Nov. 2025 um 16:14

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

2

Antworten

1 Stimme
18 Ansichten

Try to create Vivado project with HDL coder

Gefragt von hovav dimri am 30 Aug. 2023

Letzte Aktivität Kommentiert von Wang Chen am 13 Nov. 2025 um 20:57

Code Generation HDL Coder HDL Coder Supported Hardware AMD FPGA and SoC Devices

2

Antworten

0 Stimmen
28 Ansichten

run Simscape HDL Workflow Advisor from script

Gefragt von Marco Thommen am 28 Feb. 2022

Letzte Aktivität Bearbeitet von Kiran Kintali am 12 Nov. 2025 um 16:29

Code Generation HDL Coder HDL Code Generation from Simulink Model and Architecture Design Simscape Hardware-in-the-Loop Workflow

1

Antwort

0 Stimmen
10 Ansichten

generated HDL code failing in cadence AMS

Gefragt von Rezim am 6 Nov. 2025 um 4:36

Letzte Aktivität Beantwortet von Kiran Kintali am 6 Nov. 2025 um 19:04

Code Generation

1

Antwort

0 Stimmen
23 Ansichten

HDL Coder Error when converting AXI4 interface with different data rates

Gefragt von John am 4 Nov. 2025 um 17:04

Letzte Aktivität Kommentiert von John am 5 Nov. 2025 um 15:55

Akzeptierte Antwort von Wang Chen

Code Generation HDL Coder HDL Code Generation from MATLAB Speed and Area Optimization

2

Antworten

0 Stimmen
40 Ansichten

HDL Coder doesn't complete Testbench Generation

Gefragt von albs975 am 20 Okt. 2025

Letzte Aktivität Kommentiert von albs975 am 3 Nov. 2025 um 7:21

Akzeptierte Antwort von BA

Code Generation HDL Coder HDL Code Generation from MATLAB Speed and Area Optimization

1

Antwort

0 Stimmen
20 Ansichten

Ultra RAM on True Dual Port RAM

Gefragt von Nick am 23 Dez. 2024

Letzte Aktivität Kommentiert von Kiran Kintali am 1 Nov. 2025 um 13:15

Akzeptierte Antwort von Kiran Kintali

Code Generation HDL Coder HDL Code Generation from MATLAB Speed and Area Optimization

2

Antworten

2 Stimmen
22 Ansichten

How can I force HDL Coder to use DSP48 slices?

Gefragt von Daniel am 26 Apr. 2018

Letzte Aktivität Bearbeitet von Kiran Kintali am 22 Okt. 2025

Code Generation HDL Coder HDL Code Generation from Simulink Speed and Area Optimization Speed Optimization

3

Antworten

0 Stimmen
13 Ansichten

Import VHDL in simulink

Gefragt von MEHN Gildas am 4 Dez. 2018

Letzte Aktivität Bearbeitet von Kiran Kintali am 22 Okt. 2025

Code Generation HDL Verifier Algorithm Verification Simulink Cosimulation

1

Antwort

0 Stimmen
8 Ansichten

AXI4 Master Read SDRAM

Gefragt von John am 6 Okt. 2025

Letzte Aktivität Kommentiert von John am 16 Okt. 2025

Akzeptierte Antwort von Umar

FPGA, ASIC, and SoC Development SoC Blockset System on Chip (SoC)

1

Antwort

0 Stimmen
6 Ansichten

HDL coder generate code from Matlab vs Simulink

Gefragt von Xiaotong am 13 Okt. 2025

Letzte Aktivität Beantwortet von Umar am 13 Okt. 2025

Akzeptierte Antwort von Umar

Code Generation

1

Antwort

0 Stimmen
7 Ansichten

HDL workflow adivsor fails to generate model while using stateflow

Gefragt von Mohd am 3 Okt. 2025

Letzte Aktivität Bearbeitet von BA am 8 Okt. 2025

Akzeptierte Antwort von BA

Code Generation

1

Antwort

2 Stimmen
406 Ansichten

Which versions of Vivado are supported with which release of HDL Coder?

Gefragt von MathWorks Support Team am 16 Apr. 2020

Letzte Aktivität Bearbeitet von MathWorks Support Team am 29 Sep. 2025

Akzeptierte Antwort von MathWorks Support Team

Code Generation HDL Coder Get Started with HDL Coder

1

Antwort

0 Stimmen
2 Ansichten

Sine and Cosine HDL Optimised Block

Gefragt von Bikki am 23 Sep. 2025

Letzte Aktivität Beantwortet von Kiran Kintali am 23 Sep. 2025

Code Generation

1

Antwort

0 Stimmen
2 Ansichten

Error when using multiple AXI stream interfaces: The specified key is not present in this container

Gefragt von Alex Alex am 5 Mär. 2024

Letzte Aktivität Kommentiert von Martin Ryba am 22 Sep. 2025

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

1

Antwort

0 Stimmen
0 Ansichten

Regarding HDL_Coder license

Gefragt von Advaith am 19 Sep. 2025

Letzte Aktivität Beantwortet von Kiran Kintali am 19 Sep. 2025

Code Generation

1

Antwort

2 Stimmen
17 Ansichten

Why is HDL coder not available for home license?

Gefragt von Alexander Gascoigne am 31 Mär. 2017

Letzte Aktivität Bearbeitet von Nitesh Suryavanshi am 18 Sep. 2025

Code Generation HDL Coder Targeting FPGA & SoC Hardware

1

Antwort

0 Stimmen
1 Ansicht

Why does the data capture waveform appear discontinuous?

Gefragt von 덕용 am 3 Sep. 2025

Letzte Aktivität Verschoben von Angelo Yeo am 10 Sep. 2025

Akzeptierte Antwort von 덕용

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

1

Antwort

0 Stimmen
2 Ansichten

Unable to fit HDL coder design into FPGA

Gefragt von John am 3 Sep. 2025

Letzte Aktivität Kommentiert von Umar am 6 Sep. 2025

Akzeptierte Antwort von Umar

Code Generation HDL Coder HDL Code Generation from Simulink Speed and Area Optimization Speed Optimization

1

Antwort

0 Stimmen
3 Ansichten

Issues with Device Tree Compilation and FPGA Data Capture on ZedBoard

Gefragt von 덕용 am 29 Aug. 2025

Letzte Aktivität Kommentiert von 덕용 am 5 Sep. 2025

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

2

Antworten

0 Stimmen
5 Ansichten

HDL Coder FPGA resources report

Gefragt von Abel am 14 Aug. 2024

Letzte Aktivität Kommentiert von Nhat am 24 Aug. 2025

Akzeptierte Antwort von Sahas

Code Generation HDL Coder HDL Coder Supported Hardware Speedgoat FPGA I/O Modules

1

Antwort

0 Stimmen
4 Ansichten

Can't find Generate HDL option in filterDesigner Toolbox in MATLAB 2024a

Gefragt von jialu am 12 Aug. 2025

Letzte Aktivität Kommentiert von Bharath Venkataraman am 21 Aug. 2025

Signal Processing DSP System Toolbox Code Generation HDL Code Generation

1

Antwort

0 Stimmen
4 Ansichten

Custom Linux build issues

Gefragt von Malik Sharif am 31 Jul. 2025

Letzte Aktivität Beantwortet von Sai am 17 Aug. 2025

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

1

Antwort

0 Stimmen
4 Ansichten

Issues with HDL coder IFFT/FFT Processing with 4x1 Vectors and Data Reordering

Gefragt von Jina am 10 Apr. 2025

Letzte Aktivität Beantwortet von Adit am 7 Aug. 2025

Signal Processing DSP System Toolbox Transforms and Spectral Analysis Transforms

1

Antwort

0 Stimmen
4 Ansichten

Discrepancy between Simulink and hdl code behaviour

Gefragt von Gary am 31 Jul. 2025

Letzte Aktivität Kommentiert von Gary am 7 Aug. 2025

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

1

Antwort

0 Stimmen
2 Ansichten

How can I connect multiple AXI DMAs to a reference design in HDL Coder?

Gefragt von MathWorks Support Team am 30 Jun. 2025

Letzte Aktivität Beantwortet von MathWorks Support Team am 24 Jul. 2025

Akzeptierte Antwort von MathWorks Support Team

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

0

Antworten

0 Stimmen
2 Ansichten

Getting Error while using HDL Coder

Gefragt von Ashwani am 23 Jun. 2025

Letzte Aktivität Kommentiert von Harald am 23 Jul. 2025

FPGA, ASIC, and SoC Development

2

Antworten

0 Stimmen
5 Ansichten

FIL Block Output Differs from Expected Value

Gefragt von Rito Sakima am 10 Jul. 2025

Letzte Aktivität Beantwortet von Rito Sakima am 23 Jul. 2025

Code Generation HDL Verifier FPGA Debug FPGA-in-the-Loop

1

Antwort

0 Stimmen
6 Ansichten

i want to implement 5G NR OFDM system in verilog code using HDL coder

Gefragt von Shubh am 15 Jul. 2025

Letzte Aktivität Beantwortet von Kiran Kintali am 16 Jul. 2025

Code Generation

1

Antwort

0 Stimmen
19 Ansichten

Why do I get the error message "Run 'impl_1' has not been launched. Unable to open" when using HDL Coder, HDL Verifier or SoC Blockset?

Gefragt von MathWorks Support Team am 17 Jun. 2019

Letzte Aktivität Bearbeitet von MathWorks Support Team am 9 Jul. 2025

Akzeptierte Antwort von MathWorks Support Team

Code Generation HDL Coder HDL Coder Supported Hardware AMD FPGA and SoC Devices

1

Antwort

0 Stimmen
3 Ansichten

¿Thermal Networks compatible with HDL coder?

Gefragt von JUAN FREDESVINDO RAMOS DELGADO am 19 Aug. 2024

Letzte Aktivität Beantwortet von Sabin am 4 Jul. 2025

Physical Modeling Simscape Electrical

1

Antwort

0 Stimmen
3 Ansichten

Is it feasible to implement a Stanley Controller in FPGA using Simulink and HDL Coder?

Gefragt von Eden am 11 Apr. 2025

Letzte Aktivität Beantwortet von Vidhi Agarwal am 2 Jul. 2025

Code Generation HDL Coder Get Started with HDL Coder

2

Antworten

0 Stimmen
10 Ansichten

How do I add multiple AXI4-Stream Interfaces to an IP Core generated by HDL Coder?

Gefragt von MathWorks Support Team am 4 Apr. 2019

Letzte Aktivität Bearbeitet von MathWorks Support Team am 27 Jun. 2025

Akzeptierte Antwort von MathWorks Support Team

Code Generation Embedded Coder Deployment, Integration, and Supported Hardware Embedded Coder Supported Hardware Intel SoC Devices

2

Antworten

0 Stimmen
2 Ansichten

Does SoC Builder do build optimizations, can I see the resources mapping and can I change it?

Gefragt von Sergei am 20 Jun. 2025

Letzte Aktivität Bearbeitet von Sergei am 26 Jun. 2025

Akzeptierte Antwort von Chandra Adusumalli

Code Generation HDL Coder HDL Coder Supported Hardware Intel SoC Devices

1

Antwort

0 Stimmen
22 Ansichten

Found unsupported division expression for HDL code generation; Signed input data type is not supported for division with Floor RoundMode, at Function 'mod'

Gefragt von Dumitra am 20 Jun. 2025

Letzte Aktivität Kommentiert von Dumitra am 23 Jun. 2025

Code Generation

0

Antworten

0 Stimmen
6 Ansichten

SoC Builder Error: The specified key is not present in this container.

Gefragt von Vu Hoang Thang Chau am 11 Dez. 2023

Letzte Aktivität Bearbeitet von Sergei am 20 Jun. 2025

Code Generation

1

Antwort

0 Stimmen
4 Ansichten

Question About Tracking Loop Update Rate in GPS L1 HDL Receiver Example

Gefragt von Sher am 11 Jun. 2025

Letzte Aktivität Kommentiert von Shashikanth Bonamonu am 16 Jun. 2025

Signal Processing DSP System Toolbox Transforms and Spectral Analysis Transforms

1

Antwort

0 Stimmen
2 Ansichten

How to Implement Configurable Sequence Reordering with N-Way Parallel Outputs Using HDL Coder?

Gefragt von Matthew am 12 Mai 2025

Letzte Aktivität Bearbeitet von Bharath Venkataraman am 3 Jun. 2025

FPGA, ASIC, and SoC Development

2

Antworten

0 Stimmen
10 Ansichten

Unable to set Synthesis Attribute on Entity using hdlset_param

Gefragt von ssourasinth am 30 Mai 2025

Letzte Aktivität Bearbeitet von Kiran Kintali am 3 Jun. 2025

Code Generation

1

Antwort

0 Stimmen
3 Ansichten

Deep Learning HDL Toolbox with CycloneV SoC board

Gefragt von Rubén am 13 Mai 2025

Letzte Aktivität Beantwortet von Kiran Kintali am 27 Mai 2025

Code Generation HDL Coder Targeting FPGA & SoC Hardware

1

Antwort

0 Stimmen
8 Ansichten

How to modify the input ports of the CCSDS LDPC decoder and reduce its BRAM resource consumption

Gefragt von 玉杰 am 27 Apr. 2025

Letzte Aktivität Kommentiert von 玉杰 am 8 Mai 2025

Akzeptierte Antwort von Kranti Balaga

FPGA, ASIC, and SoC Development Wireless HDL Toolbox HDL-Optimized System Design

1

Antwort

0 Stimmen
4 Ansichten

FIL Simulation Failure on Xilinx ZU19EG: "Did not receive version information" Error (MATLAB 2024b + Vivado 2021.2)

Gefragt von Matthew am 13 Apr. 2025

Letzte Aktivität Kommentiert von Matthew am 16 Apr. 2025

Code Generation HDL Coder Targeting FPGA & SoC Hardware

1

Antwort

0 Stimmen
4 Ansichten

HDL Coder with Custom IP Core

Gefragt von John am 2 Apr. 2025

Letzte Aktivität Kommentiert von John am 10 Apr. 2025

Akzeptierte Antwort von Sahas

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

1

Antwort

0 Stimmen
3 Ansichten

Read AXI4 address locations from Simulink

Gefragt von John am 14 Mär. 2025

Letzte Aktivität Kommentiert von John am 10 Apr. 2025

Akzeptierte Antwort von Sahas

Code Generation Embedded Coder Deployment, Integration, and Supported Hardware Embedded Coder Supported Hardware Texas Instruments C2000 Processors

1

Antwort

0 Stimmen
4 Ansichten

Difference in resource utilization using HDL Coder

Gefragt von Achala G am 1 Apr. 2025

Letzte Aktivität Beantwortet von Sahas am 9 Apr. 2025

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

1

Antwort

0 Stimmen
3 Ansichten

data synchronization between two control blocks in simulink

Gefragt von Gary am 1 Mai 2024

Letzte Aktivität Beantwortet von Rahul am 8 Apr. 2025

Code Generation

1

Antwort

0 Stimmen
1 Ansicht

Clarification on Simulink Sample Rate vs HDL Coder Target Frequency

Gefragt von Jina am 4 Apr. 2025

Letzte Aktivität Kommentiert von Jina am 7 Apr. 2025

Akzeptierte Antwort von Sahas

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

Ergebnisse 1–50 von 899

Filtern nach

Sprache Löschen

Status Löschen

Quelle Löschen

Kategorie Löschen

0

1

1

1

2

2

1

1

2

1

2

3

1

1

1

1

1

1

1

1

1

1

1

2

1

1

1

1

1

0

2

1

1

1

1

2

2

1

0

1

1

2

1

1

1

1

1

1

1

1