Resultados de la búsqueda: tag:"hdl coder" - MATLAB Answers

899 questions found in Answers

Resultados 1 - 50 de 899

0

respuestas

0 votos
3 visualizaciones

Connect AXI4 Master to multiple slaves

Preguntada por John a las el 26 de Nov. de 2025 a las 18:47

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

1

respuesta

0 votos
10 visualizaciones

Autogenerated VHDL for FPGA - In - The Loop DUT I/O Issue "** HDL Parser Error: line XX: near "vector_of_std_logic_vector32", found unsupported data-type "vector_of_std_logic_vector32""

Preguntada por Smattacus a las el 16 de Mzo. de 2018

Actividad más reciente Respondida por Priyanka a las el 26 de Nov. de 2025 a las 8:47

Code Generation HDL Verifier FPGA Debug FPGA-in-the-Loop

1

respuesta

0 votos
44 visualizaciones

Errors when using HDL coder

Preguntada por Xiaotong a las el 24 de Nov. de 2025 a las 6:32

Actividad más reciente Comentada por Xiaotong a las el 26 de Nov. de 2025 a las 1:28

Code Generation

1

respuesta

0 votos
7 visualizaciones

How to disable clockdriver logic and clr port (automatic added) in generated vhdl code?

Preguntada por Poorren a las el 14 de Sept. de 2023

Actividad más reciente Comentada por Rud a las el 19 de Nov. de 2025 a las 16:14

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

2

respuestas

1 voto
18 visualizaciones

Try to create Vivado project with HDL coder

Preguntada por hovav dimri a las el 30 de Ag. de 2023

Actividad más reciente Comentada por Wang Chen a las el 13 de Nov. de 2025 a las 20:57

Code Generation HDL Coder HDL Coder Supported Hardware AMD FPGA and SoC Devices

2

respuestas

0 votos
23 visualizaciones

run Simscape HDL Workflow Advisor from script

Preguntada por Marco Thommen a las el 28 de Feb. de 2022

Actividad más reciente Editada por Kiran Kintali a las el 12 de Nov. de 2025 a las 16:29

Code Generation HDL Coder HDL Code Generation from Simulink Model and Architecture Design Simscape Hardware-in-the-Loop Workflow

1

respuesta

0 votos
11 visualizaciones

generated HDL code failing in cadence AMS

Preguntada por Rezim a las el 6 de Nov. de 2025 a las 4:36

Actividad más reciente Respondida por Kiran Kintali a las el 6 de Nov. de 2025 a las 19:04

Code Generation

1

respuesta

0 votos
25 visualizaciones

HDL Coder Error when converting AXI4 interface with different data rates

Preguntada por John a las el 4 de Nov. de 2025 a las 17:04

Actividad más reciente Comentada por John a las el 5 de Nov. de 2025 a las 15:55

Respuesta aceptada por Wang Chen

Code Generation HDL Coder HDL Code Generation from MATLAB Speed and Area Optimization

2

respuestas

0 votos
27 visualizaciones

HDL Coder doesn't complete Testbench Generation

Preguntada por albs975 a las el 20 de Oct. de 2025

Actividad más reciente Comentada por albs975 a las el 3 de Nov. de 2025 a las 7:21

Respuesta aceptada por BA

Code Generation HDL Coder HDL Code Generation from MATLAB Speed and Area Optimization

1

respuesta

0 votos
19 visualizaciones

Ultra RAM on True Dual Port RAM

Preguntada por Nick a las el 23 de Dic. de 2024

Actividad más reciente Comentada por Kiran Kintali a las el 1 de Nov. de 2025 a las 13:15

Respuesta aceptada por Kiran Kintali

Code Generation HDL Coder HDL Code Generation from MATLAB Speed and Area Optimization

2

respuestas

2 votos
20 visualizaciones

How can I force HDL Coder to use DSP48 slices?

Preguntada por Daniel a las el 26 de Abr. de 2018

Actividad más reciente Editada por Kiran Kintali a las el 22 de Oct. de 2025

Code Generation HDL Coder HDL Code Generation from Simulink Speed and Area Optimization Speed Optimization

3

respuestas

0 votos
10 visualizaciones

Import VHDL in simulink

Preguntada por MEHN Gildas a las el 4 de Dic. de 2018

Actividad más reciente Editada por Kiran Kintali a las el 22 de Oct. de 2025

Code Generation HDL Verifier Algorithm Verification Simulink Cosimulation

1

respuesta

0 votos
8 visualizaciones

AXI4 Master Read SDRAM

Preguntada por John a las el 6 de Oct. de 2025

Actividad más reciente Comentada por John a las el 16 de Oct. de 2025

Respuesta aceptada por Umar

FPGA, ASIC, and SoC Development SoC Blockset System on Chip (SoC)

1

respuesta

0 votos
5 visualizaciones

HDL coder generate code from Matlab vs Simulink

Preguntada por Xiaotong a las el 13 de Oct. de 2025

Actividad más reciente Respondida por Umar a las el 13 de Oct. de 2025

Respuesta aceptada por Umar

Code Generation

1

respuesta

0 votos
5 visualizaciones

HDL workflow adivsor fails to generate model while using stateflow

Preguntada por Mohd a las el 3 de Oct. de 2025

Actividad más reciente Editada por BA a las el 8 de Oct. de 2025

Respuesta aceptada por BA

Code Generation

1

respuesta

2 votos
381 visualizaciones

Which versions of Vivado are supported with which release of HDL Coder?

Preguntada por MathWorks Support Team a las el 16 de Abr. de 2020

Actividad más reciente Editada por MathWorks Support Team a las el 29 de Sept. de 2025

Respuesta aceptada por MathWorks Support Team

Code Generation HDL Coder Get Started with HDL Coder

1

respuesta

0 votos
2 visualizaciones

Sine and Cosine HDL Optimised Block

Preguntada por Bikki a las el 23 de Sept. de 2025

Actividad más reciente Respondida por Kiran Kintali a las el 23 de Sept. de 2025

Code Generation

1

respuesta

0 votos
1 visualización

Error when using multiple AXI stream interfaces: The specified key is not present in this container

Preguntada por Alex Alex a las el 5 de Mzo. de 2024

Actividad más reciente Comentada por Martin Ryba a las el 22 de Sept. de 2025

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

1

respuesta

0 votos
0 visualizaciones

Regarding HDL_Coder license

Preguntada por Advaith a las el 19 de Sept. de 2025

Actividad más reciente Respondida por Kiran Kintali a las el 19 de Sept. de 2025

Code Generation

1

respuesta

2 votos
14 visualizaciones

Why is HDL coder not available for home license?

Preguntada por Alexander Gascoigne a las el 31 de Mzo. de 2017

Actividad más reciente Editada por Nitesh Suryavanshi a las el 18 de Sept. de 2025

Code Generation HDL Coder Targeting FPGA & SoC Hardware

1

respuesta

0 votos
0 visualizaciones

Why does the data capture waveform appear discontinuous?

Preguntada por 덕용 a las el 3 de Sept. de 2025

Actividad más reciente Movida por Angelo Yeo a las el 10 de Sept. de 2025

Respuesta aceptada por 덕용

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

1

respuesta

0 votos
4 visualizaciones

Unable to fit HDL coder design into FPGA

Preguntada por John a las el 3 de Sept. de 2025

Actividad más reciente Comentada por Umar a las el 6 de Sept. de 2025

Respuesta aceptada por Umar

Code Generation HDL Coder HDL Code Generation from Simulink Speed and Area Optimization Speed Optimization

1

respuesta

0 votos
6 visualizaciones

Issues with Device Tree Compilation and FPGA Data Capture on ZedBoard

Preguntada por 덕용 a las el 29 de Ag. de 2025

Actividad más reciente Comentada por 덕용 a las el 5 de Sept. de 2025

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

2

respuestas

0 votos
6 visualizaciones

HDL Coder FPGA resources report

Preguntada por Abel a las el 14 de Ag. de 2024

Actividad más reciente Comentada por Nhat a las el 24 de Ag. de 2025

Respuesta aceptada por Sahas

Code Generation HDL Coder HDL Coder Supported Hardware Speedgoat FPGA I/O Modules

1

respuesta

0 votos
6 visualizaciones

Can't find Generate HDL option in filterDesigner Toolbox in MATLAB 2024a

Preguntada por jialu a las el 12 de Ag. de 2025

Actividad más reciente Comentada por Bharath Venkataraman a las el 21 de Ag. de 2025

Signal Processing DSP System Toolbox Code Generation HDL Code Generation

1

respuesta

0 votos
2 visualizaciones

Custom Linux build issues

Preguntada por Malik Sharif a las el 31 de Jul. de 2025

Actividad más reciente Respondida por Sai a las el 17 de Ag. de 2025

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

1

respuesta

0 votos
2 visualizaciones

Issues with HDL coder IFFT/FFT Processing with 4x1 Vectors and Data Reordering

Preguntada por Jina a las el 10 de Abr. de 2025

Actividad más reciente Respondida por Adit a las el 7 de Ag. de 2025

Signal Processing DSP System Toolbox Transforms and Spectral Analysis Transforms

1

respuesta

0 votos
5 visualizaciones

Discrepancy between Simulink and hdl code behaviour

Preguntada por Gary a las el 31 de Jul. de 2025

Actividad más reciente Comentada por Gary a las el 7 de Ag. de 2025

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

1

respuesta

0 votos
1 visualización

How can I connect multiple AXI DMAs to a reference design in HDL Coder?

Preguntada por MathWorks Support Team a las el 30 de Jun. de 2025

Actividad más reciente Respondida por MathWorks Support Team a las el 24 de Jul. de 2025

Respuesta aceptada por MathWorks Support Team

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

0

respuestas

0 votos
3 visualizaciones

Getting Error while using HDL Coder

Preguntada por Ashwani a las el 23 de Jun. de 2025

Actividad más reciente Comentada por Harald a las el 23 de Jul. de 2025

FPGA, ASIC, and SoC Development

2

respuestas

0 votos
6 visualizaciones

FIL Block Output Differs from Expected Value

Preguntada por Rito Sakima a las el 10 de Jul. de 2025

Actividad más reciente Respondida por Rito Sakima a las el 23 de Jul. de 2025

Code Generation HDL Verifier FPGA Debug FPGA-in-the-Loop

1

respuesta

0 votos
9 visualizaciones

i want to implement 5G NR OFDM system in verilog code using HDL coder

Preguntada por Shubh a las el 15 de Jul. de 2025

Actividad más reciente Respondida por Kiran Kintali a las el 16 de Jul. de 2025

Code Generation

1

respuesta

0 votos
18 visualizaciones

Why do I get the error message "Run 'impl_1' has not been launched. Unable to open" when using HDL Coder, HDL Verifier or SoC Blockset?

Preguntada por MathWorks Support Team a las el 17 de Jun. de 2019

Actividad más reciente Editada por MathWorks Support Team a las el 9 de Jul. de 2025

Respuesta aceptada por MathWorks Support Team

Code Generation HDL Coder HDL Coder Supported Hardware AMD FPGA and SoC Devices

1

respuesta

0 votos
3 visualizaciones

¿Thermal Networks compatible with HDL coder?

Preguntada por JUAN FREDESVINDO RAMOS DELGADO a las el 19 de Ag. de 2024

Actividad más reciente Respondida por Sabin a las el 4 de Jul. de 2025

Physical Modeling Simscape Electrical

1

respuesta

0 votos
5 visualizaciones

Is it feasible to implement a Stanley Controller in FPGA using Simulink and HDL Coder?

Preguntada por Eden a las el 11 de Abr. de 2025

Actividad más reciente Respondida por Vidhi Agarwal a las el 2 de Jul. de 2025

Code Generation HDL Coder Get Started with HDL Coder

2

respuestas

0 votos
5 visualizaciones

How do I add multiple AXI4-Stream Interfaces to an IP Core generated by HDL Coder?

Preguntada por MathWorks Support Team a las el 4 de Abr. de 2019

Actividad más reciente Editada por MathWorks Support Team a las el 27 de Jun. de 2025

Respuesta aceptada por MathWorks Support Team

Code Generation Embedded Coder Deployment, Integration, and Supported Hardware Embedded Coder Supported Hardware Intel SoC Devices

2

respuestas

0 votos
4 visualizaciones

Does SoC Builder do build optimizations, can I see the resources mapping and can I change it?

Preguntada por Sergei a las el 20 de Jun. de 2025

Actividad más reciente Editada por Sergei a las el 26 de Jun. de 2025

Respuesta aceptada por Chandra Adusumalli

Code Generation HDL Coder HDL Coder Supported Hardware Intel SoC Devices

1

respuesta

0 votos
27 visualizaciones

Found unsupported division expression for HDL code generation; Signed input data type is not supported for division with Floor RoundMode, at Function 'mod'

Preguntada por Dumitra a las el 20 de Jun. de 2025

Actividad más reciente Comentada por Dumitra a las el 23 de Jun. de 2025

Code Generation

0

respuestas

0 votos
5 visualizaciones

SoC Builder Error: The specified key is not present in this container.

Preguntada por Vu Hoang Thang Chau a las el 11 de Dic. de 2023

Actividad más reciente Editada por Sergei a las el 20 de Jun. de 2025

Code Generation

1

respuesta

0 votos
4 visualizaciones

Question About Tracking Loop Update Rate in GPS L1 HDL Receiver Example

Preguntada por Sher a las el 11 de Jun. de 2025

Actividad más reciente Comentada por Shashikanth Bonamonu a las el 16 de Jun. de 2025

Signal Processing DSP System Toolbox Transforms and Spectral Analysis Transforms

1

respuesta

0 votos
1 visualización

How to Implement Configurable Sequence Reordering with N-Way Parallel Outputs Using HDL Coder?

Preguntada por Matthew a las el 12 de Mayo de 2025

Actividad más reciente Editada por Bharath Venkataraman a las el 3 de Jun. de 2025

FPGA, ASIC, and SoC Development

2

respuestas

0 votos
9 visualizaciones

Unable to set Synthesis Attribute on Entity using hdlset_param

Preguntada por ssourasinth a las el 30 de Mayo de 2025

Actividad más reciente Editada por Kiran Kintali a las el 3 de Jun. de 2025

Code Generation

1

respuesta

0 votos
6 visualizaciones

Deep Learning HDL Toolbox with CycloneV SoC board

Preguntada por Rubén a las el 13 de Mayo de 2025

Actividad más reciente Respondida por Kiran Kintali a las el 27 de Mayo de 2025

Code Generation HDL Coder Targeting FPGA & SoC Hardware

1

respuesta

0 votos
4 visualizaciones

How to modify the input ports of the CCSDS LDPC decoder and reduce its BRAM resource consumption

Preguntada por 玉杰 a las el 27 de Abr. de 2025

Actividad más reciente Comentada por 玉杰 a las el 8 de Mayo de 2025

Respuesta aceptada por Kranti Balaga

FPGA, ASIC, and SoC Development Wireless HDL Toolbox HDL-Optimized System Design

1

respuesta

0 votos
6 visualizaciones

FIL Simulation Failure on Xilinx ZU19EG: "Did not receive version information" Error (MATLAB 2024b + Vivado 2021.2)

Preguntada por Matthew a las el 13 de Abr. de 2025

Actividad más reciente Comentada por Matthew a las el 16 de Abr. de 2025

Code Generation HDL Coder Targeting FPGA & SoC Hardware

1

respuesta

0 votos
7 visualizaciones

HDL Coder with Custom IP Core

Preguntada por John a las el 2 de Abr. de 2025

Actividad más reciente Comentada por John a las el 10 de Abr. de 2025

Respuesta aceptada por Sahas

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

1

respuesta

0 votos
3 visualizaciones

Read AXI4 address locations from Simulink

Preguntada por John a las el 14 de Mzo. de 2025

Actividad más reciente Comentada por John a las el 10 de Abr. de 2025

Respuesta aceptada por Sahas

Code Generation Embedded Coder Deployment, Integration, and Supported Hardware Embedded Coder Supported Hardware Texas Instruments C2000 Processors

1

respuesta

0 votos
3 visualizaciones

Difference in resource utilization using HDL Coder

Preguntada por Achala G a las el 1 de Abr. de 2025

Actividad más reciente Respondida por Sahas a las el 9 de Abr. de 2025

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

1

respuesta

0 votos
8 visualizaciones

data synchronization between two control blocks in simulink

Preguntada por Gary a las el 1 de Mayo de 2024

Actividad más reciente Respondida por Rahul a las el 8 de Abr. de 2025

Code Generation

1

respuesta

0 votos
0 visualizaciones

Clarification on Simulink Sample Rate vs HDL Coder Target Frequency

Preguntada por Jina a las el 4 de Abr. de 2025

Actividad más reciente Comentada por Jina a las el 7 de Abr. de 2025

Respuesta aceptada por Sahas

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

Resultados 1 - 50 de 899

Filtrar por

Idioma Borrar

Estado Borrar

Fuente Borrar

Categoría Borrar

0

1

1

1

2

2

1

1

2

1

2

3

1

1

1

1

1

1

1

1

1

1

1

2

1

1

1

1

1

0

2

1

1

1

1

2

2

1

0

1

1

2

1

1

1

1

1

1

1

1