検索結果: tag:"hdl coder" - MATLAB Answers

914 questions found in Answers

結果 1 - 50 / 914

0

回答

0 投票
0 表示

Connect AXI4 Master to multiple slaves

John さんによって質問されました 2025 年 11 月 26 日 18:47

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

1

回答

0 投票
6 表示

Autogenerated VHDL for FPGA - In - The Loop DUT I/O Issue "** HDL Parser Error: line XX: near "vector_of_std_logic_vector32", found unsupported data-type "vector_of_std_logic_vector32""

Smattacus さんによって質問されました 2018 年 3 月 16 日

最新アクティビティ Priyanka さんによって回答されました 2025 年 11 月 26 日 8:47

Code Generation HDL Verifier FPGA Debug FPGA-in-the-Loop

1

回答

0 投票
36 表示

Errors when using HDL coder

Xiaotong さんによって質問されました 2025 年 11 月 24 日 6:32

最新アクティビティ Xiaotong さんによってコメントされました 2025 年 11 月 26 日 1:28

Code Generation

1

回答

0 投票
7 表示

How to disable clockdriver logic and clr port (automatic added) in generated vhdl code?

Poorren さんによって質問されました 2023 年 9 月 14 日

最新アクティビティ Rud さんによってコメントされました 2025 年 11 月 19 日 16:14

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

2

回答

1 投票
18 表示

Try to create Vivado project with HDL coder

hovav dimri さんによって質問されました 2023 年 8 月 30 日

最新アクティビティ Wang Chen さんによってコメントされました 2025 年 11 月 13 日 20:57

Code Generation HDL Coder HDL Coder Supported Hardware AMD FPGA and SoC Devices

2

回答

0 投票
28 表示

run Simscape HDL Workflow Advisor from script

Marco Thommen さんによって質問されました 2022 年 2 月 28 日

最新アクティビティ Kiran Kintali さんによって編集されました 2025 年 11 月 12 日 16:29

Code Generation HDL Coder HDL Code Generation from Simulink Model and Architecture Design Simscape Hardware-in-the-Loop Workflow

1

回答

0 投票
10 表示

generated HDL code failing in cadence AMS

Rezim さんによって質問されました 2025 年 11 月 6 日 4:36

最新アクティビティ Kiran Kintali さんによって回答されました 2025 年 11 月 6 日 19:04

Code Generation

1

回答

0 投票
23 表示

HDL Coder Error when converting AXI4 interface with different data rates

John さんによって質問されました 2025 年 11 月 4 日 17:04

最新アクティビティ John さんによってコメントされました 2025 年 11 月 5 日 15:55

採用された回答 by Wang Chen

Code Generation HDL Coder HDL Code Generation from MATLAB Speed and Area Optimization

1

回答

0 投票
12 表示

HDL Coderで生成したVHDL内で不要なリセット信号が自動で追加される

拓哉さんによって質問されました 2025 年 10 月 2 日

最新アクティビティ 拓哉さんによってコメントされました 2025 年 11 月 4 日 8:12

採用された回答 by 拓哉

Code Generation

2

回答

0 投票
40 表示

HDL Coder doesn't complete Testbench Generation

albs975 さんによって質問されました 2025 年 10 月 20 日

最新アクティビティ albs975 さんによってコメントされました 2025 年 11 月 3 日 7:21

採用された回答 by BA

Code Generation HDL Coder HDL Code Generation from MATLAB Speed and Area Optimization

1

回答

0 投票
20 表示

Ultra RAM on True Dual Port RAM

Nick さんによって質問されました 2024 年 12 月 23 日

最新アクティビティ Kiran Kintali さんによってコメントされました 2025 年 11 月 1 日 13:15

採用された回答 by Kiran Kintali

Code Generation HDL Coder HDL Code Generation from MATLAB Speed and Area Optimization

2

回答

2 投票
22 表示

How can I force HDL Coder to use DSP48 slices?

Daniel さんによって質問されました 2018 年 4 月 26 日

最新アクティビティ Kiran Kintali さんによって編集されました 2025 年 10 月 22 日

Code Generation HDL Coder HDL Code Generation from Simulink Speed and Area Optimization Speed Optimization

3

回答

0 投票
13 表示

Import VHDL in simulink

MEHN Gildas さんによって質問されました 2018 年 12 月 4 日

最新アクティビティ Kiran Kintali さんによって編集されました 2025 年 10 月 22 日

Code Generation HDL Verifier Algorithm Verification Simulink Cosimulation

1

回答

0 投票
8 表示

AXI4 Master Read SDRAM

John さんによって質問されました 2025 年 10 月 6 日

最新アクティビティ John さんによってコメントされました 2025 年 10 月 16 日

採用された回答 by Umar

FPGA, ASIC, and SoC Development SoC Blockset System on Chip (SoC)

1

回答

0 投票
6 表示

HDL coder generate code from Matlab vs Simulink

Xiaotong さんによって質問されました 2025 年 10 月 13 日

最新アクティビティ Umar さんによって回答されました 2025 年 10 月 13 日

採用された回答 by Umar

Code Generation

1

回答

0 投票
7 表示

HDL workflow adivsor fails to generate model while using stateflow

Mohd さんによって質問されました 2025 年 10 月 3 日

最新アクティビティ BA さんによって編集されました 2025 年 10 月 8 日

採用された回答 by BA

Code Generation

1

回答

2 投票
406 表示

Which versions of Vivado are supported with which release of HDL Coder?

MathWorks Support Team さんによって質問されました 2020 年 4 月 16 日

最新アクティビティ MathWorks Support Team さんによって編集されました 2025 年 9 月 29 日

採用された回答 by MathWorks Support Team

Code Generation HDL Coder Get Started with HDL Coder

1

回答

0 投票
2 表示

Sine and Cosine HDL Optimised Block

Bikki さんによって質問されました 2025 年 9 月 23 日

最新アクティビティ Kiran Kintali さんによって回答されました 2025 年 9 月 23 日

Code Generation

1

回答

0 投票
2 表示

Error when using multiple AXI stream interfaces: The specified key is not present in this container

Alex Alex さんによって質問されました 2024 年 3 月 5 日

最新アクティビティ Martin Ryba さんによってコメントされました 2025 年 9 月 22 日

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

1

回答

0 投票
0 表示

Regarding HDL_Coder license

Advaith さんによって質問されました 2025 年 9 月 19 日

最新アクティビティ Kiran Kintali さんによって回答されました 2025 年 9 月 19 日

Code Generation

1

回答

2 投票
17 表示

Why is HDL coder not available for home license?

Alexander Gascoigne さんによって質問されました 2017 年 3 月 31 日

最新アクティビティ Nitesh Suryavanshi さんによって編集されました 2025 年 9 月 18 日

Code Generation HDL Coder Targeting FPGA & SoC Hardware

1

回答

0 投票
1 表示

Why does the data capture waveform appear discontinuous?

덕용 さんによって質問されました 2025 年 9 月 3 日

最新アクティビティ Angelo Yeo さんによって移動されました 2025 年 9 月 10 日

採用された回答 by 덕용

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

1

回答

0 投票
2 表示

Unable to fit HDL coder design into FPGA

John さんによって質問されました 2025 年 9 月 3 日

最新アクティビティ Umar さんによってコメントされました 2025 年 9 月 6 日

採用された回答 by Umar

Code Generation HDL Coder HDL Code Generation from Simulink Speed and Area Optimization Speed Optimization

1

回答

0 投票
3 表示

Issues with Device Tree Compilation and FPGA Data Capture on ZedBoard

덕용 さんによって質問されました 2025 年 8 月 29 日

最新アクティビティ 덕용 さんによってコメントされました 2025 年 9 月 5 日

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

2

回答

0 投票
5 表示

HDL Coder FPGA resources report

Abel さんによって質問されました 2024 年 8 月 14 日

最新アクティビティ Nhat さんによってコメントされました 2025 年 8 月 24 日

採用された回答 by Sahas

Code Generation HDL Coder HDL Coder Supported Hardware Speedgoat FPGA I/O Modules

1

回答

0 投票
4 表示

Can't find Generate HDL option in filterDesigner Toolbox in MATLAB 2024a

jialu さんによって質問されました 2025 年 8 月 12 日

最新アクティビティ Bharath Venkataraman さんによってコメントされました 2025 年 8 月 21 日

Signal Processing DSP System Toolbox Code Generation HDL Code Generation

1

回答

0 投票
4 表示

Custom Linux build issues

Malik Sharif さんによって質問されました 2025 年 7 月 31 日

最新アクティビティ Sai さんによって回答されました 2025 年 8 月 17 日

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

1

回答

0 投票
4 表示

Issues with HDL coder IFFT/FFT Processing with 4x1 Vectors and Data Reordering

Jina さんによって質問されました 2025 年 4 月 10 日

最新アクティビティ Adit さんによって回答されました 2025 年 8 月 7 日

Signal Processing DSP System Toolbox Transforms and Spectral Analysis Transforms

1

回答

0 投票
4 表示

Discrepancy between Simulink and hdl code behaviour

Gary さんによって質問されました 2025 年 7 月 31 日

最新アクティビティ Gary さんによってコメントされました 2025 年 8 月 7 日

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

1

回答

0 投票
2 表示

How can I connect multiple AXI DMAs to a reference design in HDL Coder?

MathWorks Support Team さんによって質問されました 2025 年 6 月 30 日

最新アクティビティ MathWorks Support Team さんによって回答されました 2025 年 7 月 24 日

採用された回答 by MathWorks Support Team

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

0

回答

0 投票
2 表示

Getting Error while using HDL Coder

Ashwani さんによって質問されました 2025 年 6 月 23 日

最新アクティビティ Harald さんによってコメントされました 2025 年 7 月 23 日

FPGA, ASIC, and SoC Development

2

回答

0 投票
5 表示

FIL Block Output Differs from Expected Value

Rito Sakima さんによって質問されました 2025 年 7 月 10 日

最新アクティビティ Rito Sakima さんによって回答されました 2025 年 7 月 23 日

Code Generation HDL Verifier FPGA Debug FPGA-in-the-Loop

1

回答

0 投票
6 表示

i want to implement 5G NR OFDM system in verilog code using HDL coder

Shubh さんによって質問されました 2025 年 7 月 15 日

最新アクティビティ Kiran Kintali さんによって回答されました 2025 年 7 月 16 日

Code Generation

1

回答

0 投票
19 表示

Why do I get the error message "Run 'impl_1' has not been launched. Unable to open" when using HDL Coder, HDL Verifier or SoC Blockset?

MathWorks Support Team さんによって質問されました 2019 年 6 月 17 日

最新アクティビティ MathWorks Support Team さんによって編集されました 2025 年 7 月 9 日

採用された回答 by MathWorks Support Team

Code Generation HDL Coder HDL Coder Supported Hardware AMD FPGA and SoC Devices

1

回答

0 投票
3 表示

¿Thermal Networks compatible with HDL coder?

JUAN FREDESVINDO RAMOS DELGADO さんによって質問されました 2024 年 8 月 19 日

最新アクティビティ Sabin さんによって回答されました 2025 年 7 月 4 日

Physical Modeling Simscape Electrical

1

回答

0 投票
3 表示

Is it feasible to implement a Stanley Controller in FPGA using Simulink and HDL Coder?

Eden さんによって質問されました 2025 年 4 月 11 日

最新アクティビティ Vidhi Agarwal さんによって回答されました 2025 年 7 月 2 日

Code Generation HDL Coder Get Started with HDL Coder

2

回答

0 投票
10 表示

How do I add multiple AXI4-Stream Interfaces to an IP Core generated by HDL Coder?

MathWorks Support Team さんによって質問されました 2019 年 4 月 4 日

最新アクティビティ MathWorks Support Team さんによって編集されました 2025 年 6 月 27 日

採用された回答 by MathWorks Support Team

Code Generation Embedded Coder Deployment, Integration, and Supported Hardware Embedded Coder Supported Hardware Intel SoC Devices

2

回答

0 投票
2 表示

Does SoC Builder do build optimizations, can I see the resources mapping and can I change it?

Sergei さんによって質問されました 2025 年 6 月 20 日

最新アクティビティ Sergei さんによって編集されました 2025 年 6 月 26 日

採用された回答 by Chandra Adusumalli

Code Generation HDL Coder HDL Coder Supported Hardware Intel SoC Devices

1

回答

0 投票
0 表示

HDL Coder を使って ASIC 用の AXI 接続の IP は生成できますか？

Masato Hazama さんによって質問されました 2023 年 11 月 13 日

最新アクティビティ Hiro Kawai さんによって回答されました 2025 年 6 月 25 日

Code Generation HDL Coder

1

回答

0 投票
22 表示

Found unsupported division expression for HDL code generation; Signed input data type is not supported for division with Floor RoundMode, at Function 'mod'

Dumitra さんによって質問されました 2025 年 6 月 20 日

最新アクティビティ Dumitra さんによってコメントされました 2025 年 6 月 23 日

Code Generation

0

回答

0 投票
6 表示

SoC Builder Error: The specified key is not present in this container.

Vu Hoang Thang Chau さんによって質問されました 2023 年 12 月 11 日

最新アクティビティ Sergei さんによって編集されました 2025 年 6 月 20 日

Code Generation

1

回答

0 投票
4 表示

Question About Tracking Loop Update Rate in GPS L1 HDL Receiver Example

Sher さんによって質問されました 2025 年 6 月 11 日

最新アクティビティ Shashikanth Bonamonu さんによってコメントされました 2025 年 6 月 16 日

Signal Processing DSP System Toolbox Transforms and Spectral Analysis Transforms

1

回答

0 投票
2 表示

How to Implement Configurable Sequence Reordering with N-Way Parallel Outputs Using HDL Coder?

Matthew さんによって質問されました 2025 年 5 月 12 日

最新アクティビティ Bharath Venkataraman さんによって編集されました 2025 年 6 月 3 日

FPGA, ASIC, and SoC Development

2

回答

0 投票
10 表示

Unable to set Synthesis Attribute on Entity using hdlset_param

ssourasinth さんによって質問されました 2025 年 5 月 30 日

最新アクティビティ Kiran Kintali さんによって編集されました 2025 年 6 月 3 日

Code Generation

1

回答

0 投票
3 表示

Deep Learning HDL Toolbox with CycloneV SoC board

Rubén さんによって質問されました 2025 年 5 月 13 日

最新アクティビティ Kiran Kintali さんによって回答されました 2025 年 5 月 27 日

Code Generation HDL Coder Targeting FPGA & SoC Hardware

1

回答

0 投票
8 表示

How to modify the input ports of the CCSDS LDPC decoder and reduce its BRAM resource consumption

玉杰さんによって質問されました 2025 年 4 月 27 日

最新アクティビティ 玉杰さんによってコメントされました 2025 年 5 月 8 日

採用された回答 by Kranti Balaga

FPGA, ASIC, and SoC Development Wireless HDL Toolbox HDL-Optimized System Design

1

回答

0 投票
4 表示

FIL Simulation Failure on Xilinx ZU19EG: "Did not receive version information" Error (MATLAB 2024b + Vivado 2021.2)

Matthew さんによって質問されました 2025 年 4 月 13 日

最新アクティビティ Matthew さんによってコメントされました 2025 年 4 月 16 日

Code Generation HDL Coder Targeting FPGA & SoC Hardware

1

回答

0 投票
4 表示

HDL Coder with Custom IP Core

John さんによって質問されました 2025 年 4 月 2 日

最新アクティビティ John さんによってコメントされました 2025 年 4 月 10 日

採用された回答 by Sahas

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

1

回答

0 投票
3 表示

Read AXI4 address locations from Simulink

John さんによって質問されました 2025 年 3 月 14 日

最新アクティビティ John さんによってコメントされました 2025 年 4 月 10 日

採用された回答 by Sahas

Code Generation Embedded Coder Deployment, Integration, and Supported Hardware Embedded Coder Supported Hardware Texas Instruments C2000 Processors

1

回答

0 投票
4 表示

Difference in resource utilization using HDL Coder

Achala G さんによって質問されました 2025 年 4 月 1 日

最新アクティビティ Sahas さんによって回答されました 2025 年 4 月 9 日

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx Zynq Platform

結果 1 - 50 / 914

フィルター

言語 クリア

ステータス クリア

ソース クリア

カテゴリ クリア

0

1

1

1

2

2

1

1

1

2

1

2

3

1

1

1

1

1

1

1

1

1

1

1

2

1

1

1

1

1

0

2

1

1

1

1

2

2

1

1

0

1

1

2

1

1

1

1

1

1

言語クリア

ステータスクリア

ソースクリア

カテゴリクリア