流れとしてはFPGA向けと同様となります。Genericで生成の場合は、HDL CoderのWorkflow Advisorにて下記のようにお試し下さい。
1.1. Set Target Device and Synthesis Toolにて
- Target workflow を IP Core Generation に設定
- Target platform を Generic Platform に設定
1.2. Set Target InterfaceにてPort Name一覧が表示されるので、Target Platform Interfacesカラム で所望のインターフェイスを選択 (ここで、AXI4を選択)
上記を行い、その他の項目を正しく設定した上でコード生成を行うと、GenericなAXI I/F対応のIPコアが出来ます。